Intel uPs Info 4

1 ：名称未設定：2008/06/26(木) 15:19:09 ID:jrUfWgZC0

Intel製マイクロプロセッサの情報局スレッドです。
情報投稿よろしくです。Intelプロセッサの昔話もOK。
自作板のIntelスレに負けないようにしよう。

※妄想、珍説・珍論、誇張表現は控えめに。
※ｱﾑﾁｭｰ、ﾓﾄﾁｭｰ、IBMﾁｭｰからの書き込みはご遠慮ください。
※ﾁｭｰ流入防止のため、意図的にわかりにくいタイトルにしています。ご了承ください。
※ﾏﾀｰﾘしましょう。

前スレ
Intel uPs Info 3
http://pc11.2ch.net/test/read.cgi/mac/1190013206/

前々スレ
Intel uPs Info 2
http://pc11.2ch.net/test/read.cgi/mac/1159817811/

前々々スレ
Intel uPs Info
http://pc7.2ch.net/test/read.cgi/mac/1121683774/

404 ：名称未設定：2009/11/05(木) 06:43:52 ID:JtuV1Db/0

>>401
いや、だからFab丸ごとAtom用なんてどこから出てきたんだ？
そんなにキャパ埋められるわけないだろ

405 ：,,・´∀｀・,,）っ-○○○：2009/11/05(木) 09:46:46 ID:JQjZeHoq0

ネタ元が被害妄想のNVIDIA儲だったかもね
生産キャパを殺いでFermiの量産を阻止するつもりだとか云々
相手にするだけ無駄か

406 ：名称未設定：2009/11/05(木) 20:34:49 ID:+pcBtANq0

ギャグでやってんのこれ？
まったく笑えない

399 ：,,・´∀｀・,,）っ-○○○：2009/11/05(木) 00:14:00 ID:JQjZeHoq0
何の為にわざわざTSMCの製造ラインまるまるAtom用に買い上げたと思うよ

403 ：,,・´∀｀・,,）っ-○○○ [sage] ：2009/11/05(木) 02:15:42 ID:JQjZeHoq0
ARMがそうであるのように、Atomをコントローラとして使いたい他の企業にも解放する。

405 ：,,・´∀｀・,,）っ-○○○：2009/11/05(木) 09:46:46 ID:JQjZeHoq0
ネタ元が被害妄想のNVIDIA儲だったかもね

407 ：,,・´∀｀・,,）っ-○○○：2009/11/05(木) 22:52:25 ID:JQjZeHoq0

だんごあげるから許せ

408 ：290：2009/11/10(火) 08:49:13 ID:c8iHgPi90

TSMCは32nmでも梃子摺っている
ttp://www.semiaccurate.com./2009/11/09/tsmc-slips-their-32nm-process/
性能
Intel 32nm＞TSMC 28nm＞TSMC32nm
密度
Intel 32nm＞TSMC 28nm＞TSMC32nm
投入時期
Intel 32nm＞TSMC 32nm＞TSMC28nm

409 ：名称未設定：2009/11/10(火) 08:50:50 ID:c8iHgPi90

何か残ってたわ

410 ：名称未設定：2009/11/10(火) 09:13:52 ID:P8aJS9x00

TSMCは28nmをフルノードにするって言ってるからな
逆に言えば32nmは期待するなってことだ

411 ：名称未設定：2009/11/12(木) 23:32:57 ID:ml7u56XC0

インテル、新型SSDを近日投入――HDD並みの容量を持つ企業向け製品も
ttp://www.computerworld.jp/topics/storage/167389.html

インテル、2.3/2.5/3.5GHz帯対応のWiMAXモジュール「Kilmer Peak」を製造開始
ttp://www.computerworld.jp/topics/uw/167111.html

インテル、vProテクノロジーの堅調な導入実績をアピール
ttp://www.computerworld.jp/topics/mp/167349.html

412 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/13(金) 22:40:08 ID:hK88L6Cj0

■後藤弘茂のWeekly海外ニュース■
AMDが次期アーキテクチャ「Bulldozer」と「Bobcat」の概要を明らかに
http://pc.watch.impress.co.jp/docs/column/kaigai/20091112_328392.html

AMDネタはすっかりスルーモードだが、けっこう面白い情報がでてきたな。
Bulldozerはアーキテクチャからみてどう見てもサーバ向け。
今更感はあるが開発開始当時スループットコンピューティング志向の流れをみたAMDなりの回答でしょう。
実際のところPC向けではBarcelona系がしばらくCPUコアとしてつづきそうで、その後継とはならなそうだね。
Sandy Bridge等と市場が競合するのは計画通りいったとしてLlano系になりそうです。
両社はやはり結局のところ近い方向性を進んでいるようにみえる。

413 ：,,・´∀｀・,,）っ-○○○：2009/11/14(土) 01:19:00 ID:Ep6Chbf+0

LlanoはAVXサポートしないのかね

414 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/15(日) 14:29:41 ID:UyxcQfZa0

もしLlanoでAVXサポートとしていたら、
今から宣伝して困る理由はないだろうから無いに俺的には1票だな。

あとBulldozerのInteger Coreは後藤やDresdenboyのように
ALU(+AGU)+ld+stが鉄板予想。性能予想のグラフをみてもそうだが
コアあたりの性能はおちるし、スループット志向のサーバ向け製品であって、
とてもK10系コアの全面置き換えにはならない。

Bobcatはダイサイズ半分でもセオリーどおりいけば70%位の性能は維持できるから、
あとはプロセスが進んだ分と電力マージンが出来たのをクロックに20%-30%ふれられれば2issue OOOでも
高電力版は現行品の90%くらいの性能はでてもおかしくない。

415 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/15(日) 14:30:50 ID:UyxcQfZa0

まちがえた2 ALUだ。
ALU(AGU)+ALU(AGU)+ld+st

416 ：,,・´∀｀・,,）っ-○○○：2009/11/15(日) 18:20:25 ID:p8griTW90

いやそれはおかしい。
AGUはアドレスを解決してLoad/Storeユニットを動かすためのものだ
Load/Storeのみで独立したリザベーションパイプを持つのだとしたら
AGUはLoad/Store側が持つことになるだろ。

417 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/15(日) 21:45:05 ID:UyxcQfZa0

整数ユニットにLSUをぶら下げるのってAlphaの伝統なんだよな。
Bobcatみるなり、その伝統やめるのかもね。
ALU+ALU+ld(AGU)+st(AGU)
かな。
AGUとld/stをわざと分ける方式もある。IntelのSTAユニットもそう。
早めに実効アドレスを生成してStoreバッファに書き込みしていくだけをやると
依存性解析に使える。

418 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/15(日) 22:17:44 ID:UyxcQfZa0

BulldozerにおけるClusterd-Architectureとは、構造的にはおおざっぱに言えば、
整数部がCMP風味、FP部がFGMT風味のアプローチであり、普通のマルチコアよりもリソースを節約したものだ。
でも、この事実は大して重要じゃなかた。
実は意外や意外、Clustered-Architectureの目指していた目標は、IntelでいうところのTurbo Boostなのだ。

419 ：名称未設定：2009/11/15(日) 23:21:55 ID:qId6j8vh0

FP演算はINTに比べて消費電力が大きいから実行ユニットの稼動状況をリアルタイムで計測して
ワークロードがINT中心の場合はその程度に応じてクロックを上げるというのがTukwilaのFoxtonだが

クラスタなんちゃらでFPの演算リソースをINTに対して少なく配すればターゲットクロックは高くできる(ヘッドルームを確保)


って話？ >>418

420 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/15(日) 23:23:32 ID:UyxcQfZa0

IntelのTBはコアが多数同時稼働している状況では低クロックで回るようになっている。
TBは、シングルスレッド性能とスループット性能のバランスの問題に対して柔軟な橋渡しを実現し、
マルチコアCPUの汎用性を高める技術でもある。

AMDは同じバランスの問題を全くソリッドな方法で対処しようとしたんだろ。
プロセッサの設計には4,5年かかるので、開発開始からリリースまでに世の認識が変わっていることはよくある。
マルチコアへの機運が高まっていた当時、TBはない。

421 ：,,・´∀｀・,,）っ-○○○：2009/11/15(日) 23:30:06 ID:p8griTW90

いや、結果的には最大2倍のスループットを得ることができるFPUへのデータ供給のためだよ。
8DP/16SPを捌くためには同数のDPをロードするのがAMDの美学のようで。
かといって1つのL1キャッシュの帯域を2倍、ロードユニットを4本にするのは現実的ではない。
整数パイプごとに32byte/clkの帯域、2WayのLoadなら十分に供給できる。
2スレッド使う必要があるが、逆にFP演算のレイテンシを隠蔽するにはスレッド数を増やした方が有効だろう。
まあ、こういうアプローチはHPC以外にも使い道はあるんだけど。

IntelのSandy Bridgeは32byte Load + 16byte Storeで、ロードユニットは2本に増えただけでしかない。
YMMレジスタでレジスタ空間が倍に増えること、ブロードキャストを有効に活用することで
実効ロード帯域をセーブする方式でGEMMやFFTは賄えると判断したようだ。

結果としてSandy Bridgeの1コアとBulldozerの1モジュール（2整数コア＋浮動小数ユニット）は
同じ程度の実装面積になりそうだが、なかなか面白そうじゃないか。

422 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/15(日) 23:47:34 ID:UyxcQfZa0

団子先生はやたら細部に関心があるようだが、単に結果を重視しない議論をしたいならともかく、
プロセッサの動向予測という目的の中では、おれの経験からいってもそんなのは殆ど無駄としかいいようがない。
FP演算やHPC用途をやたら注目しているようだが、
基本的に汎用プロセッサでFPやSIMDってオマケ。
整数を大胆に犠牲にしてアーキテクチャを練ることはない。
確かに最近のサーバ用CPUではFP/SIMDを強化する路線が流行ってきているものの、
BulldozerのIntegerはスループットを重視しただけ。
サーバ市場メインのCPUでFPを複数同時に走らす想定は無駄だし、
FP共有化で8DP/16SP重視ってのは悪かないだろ。

423 ：,,・´∀｀・,,）っ-○○○：2009/11/15(日) 23:51:49 ID:p8griTW90

マトリクス演算はHPCでなくとも割と汎用性あるんだけどな。
4x4程度なら回転とかでゲームでもよく使うし

424 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/15(日) 23:54:38 ID:UyxcQfZa0

アフィン変換でそ。
3Dゲーがなければ、FPもPC市場でこうまでメジャーにならなかっただろうな。
FPは本当はマイノリティなんだ。

425 ：,,・´∀｀・,,）っ-○○○：2009/11/16(月) 00:09:17 ID:hDiD8W7T0

AMDみたいな形式だと1コアHTよりは理屈上性能は出せるが2コアよりは低性能なアプローチ

426 ：名称未設定：2009/11/16(月) 10:54:52 ID:Bsa8n4vG0

トランジスタあたりの消費電力削減が行き詰ってダイあたりの性能に移行するか
将来はダイの大きさで勝負することになるの?

427 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/16(月) 20:23:22 ID:itr1dYjW0

http://arstechnica.com/hardware/news/2009/11/amd-bobcat-bulldozer.ars
>As you can see in the diagram above, there are two integer schedulers, each of which feeds four pipelines:
> two integer pipes and two memory pipes (load and store).
> Right now, AMD is referring to each integer scheduler and the pipelines associated with it as a "core,"
>making each Bulldozer module "dual-core."

arsにBulldozerの整数コアのユニット構成が既に
>two integer pipes and two memory pipes (load and store)
って書いてあるのだが、これはAMDから聞いたのか、それともarsの中の人の妄想なのだろうか?

428 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/16(月) 20:45:53 ID:itr1dYjW0

まあ長文なんて書いていてばかばかしくなるところであるが、
一応もう一度同じことを書いておこう。

マルチコアの初期からの問題として、コアを増やしていくのにはNiagaraのように小規模なコアを多数集積して
スループットを重視して設計した方がよいのか、それとも旧来からある大規模コアを集積して
シングルスレッド性能を極力維持していった行った方がよいのか、という方向性の見定めがあった。

大規模コアを多数集積し、同時にコアを稼働させた場合は、電力の上限から低クロック動作を余儀なくされる。
したがって、TBのような動的な性能/電力制御を想定していない場合、初めから低いクロックでの動作を見込まなければならず、
そんなことなら初めから全コアが電力で稼働しても電力の上限に到達しない小規模のコアを集積した方がトータルスループットがよいということになる。

このような大規模コアを小規模コアをただ並べていくというアプローチの無駄に正攻法でハード的に対処しようとしたら、
マルチコアで冗長なリソースは共有・統合化し、スループットを稼ぐ上で都合がよいリソースは多重化して、
小規模コアと大規模コアの間に存在する、スループット性能とシングルスレッド性能のトレードオフの関係をちょうど良いところで折半し、
一定の電力の範囲でベストなパフォーマンスを提供するというアプローチにいたるわけで、
それがクラスタードアーキテクチャである。

Bobcatでも今日のメインストリームの90%の性能といわれているとおり、2-issue OOO相当のコアでも
そこまで極端にシングルスレッド性能が落ちるわけではない。
Bulldozerの場合、フロントエンドはワイドだから、2-issue OOOの整数実行コアでも3-issueに近い性能が出てもおかしくない。
特にOOOプロセッサの場合それくらいフロントエンドの帯域は重要だ。

429 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/16(月) 21:02:11 ID:itr1dYjW0

わかりにくいことに、
問題なのはここ最近のIntel系のマルチコアが地味にもかなり大きな革新を果たしていることなのです。

Turbo Boostは、同時に導入されたPower Gatingの効果もあって、
シングルスレッド動作時には、単一コアを全力でまわしながらも他のコアの電力はまるで無視できるところまで降下するし、
スループット志向のプログラムでは複数コアをより低クロックでまわすことで一定の電力の範囲を守りながら常時ベストなパフォーマンスを
発揮するように動作する。

既にLynnfieldやClarksfieldの時点でTB時と全コア稼働時のクロックの格差は歴然たるものになっているし、
最近話題のSandy Bridgeでのグラフィックスの統合化や、Haswellであるかもしれないストリームコアの統合化
などの展望もTBによってシングルスレッド性能に保険がかけられているところで説得力を増しているわけだ。

これらの議論はここ一年余りで登場した新しい話題で、Bulldozerのアーキテクチャには殆ど影響を与えていない。
またここ数年で国内のCPU関連の情報の速報性や議論の早さは著しく進歩している。
Core 2のリリースくらいのときはこのスレが国内最速だったくらいショボいものだったからな。
したがって、Intelの構想の噂に慣らされて、自分たちが無意識のうちに進んだ認識をもっている実感のないPCオタの目には
クラスタードアーキテクチャは、HTともCMPともつかない中途半端で不可解なアーキテクチャにみえるのである。
本当はむしろTurbo Boostでクロック調整できるからコア増やしてもいいだろってアプローチの方が
Intelの壮大な独自路線なのかもしれないのにね。

430 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/16(月) 21:05:44 ID:itr1dYjW0

まあといっても既にIBMのPower 7は動的クロック制御で10%位は調整かかることがわかっているのだが。
最近はハイエンドプロセッサを作っている会社もへったからなにがユニークなのか判断がつきにくくなってしまったな。

431 ：,,・´∀｀・,,）っ-○○○：2009/11/16(月) 23:52:11 ID:hDiD8W7T0

> two memory pipes (load and store)

やっぱし1モジュール内のFPUが利用できるロード・ストア帯域は合計64byte/clkなわけだな

432 ：,,・´∀｀・,,）っ-○○○：2009/11/17(火) 00:18:10 ID:in64F/m50

やっぱ4ALU / Int.Coreらしいよ

433 ：名称未設定：2009/11/17(火) 01:14:46 ID:m2gsTluy0

デコーダの帯域足りるのかな
Trace Cacheっぽいのがあるんだっけか

Power Gatingの導入は是非とも実現してもらいたいけどIntelの
特殊プロセスっぷりを見ると分社化したAMDにとっては厳しいかなあ

434 ：,,・´∀｀・,,）っ-○○○：2009/11/17(火) 02:17:06 ID:in64F/m50

＞デコーダの帯域足りるのかな

命令フェッチ帯域なら十分でしょ。32byte/clkあれば。

デコードは4命令/clkだけどはなから全部動かす気はないでしょ。
片方のスレッドがストールしたらもう片方が全力で使える程度に余剰性能が必要なんでしょ。

Nehalemの命令帯域は16byte/clkと、4issueにしては致命的に足りてなさ過ぎるんだが
実際のワークロードでは命令供給以上にメモリがネックなんでしょ。

435 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/17(火) 19:48:24 ID:xvZTyT3r0

>>432
元ソースみたがたぶんガセだろうね。
というか4 ALU + 4 ALUという構成だったとしたら
それこそBulldozerは期待できないのだろうに。
Barcelonaで散々遅延したあげく、大電力で性能がでなかったのから
何も感じなかったのだろうか。

436 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/17(火) 19:49:43 ID:xvZTyT3r0

ちなみに万が一無謀にも4-issueだったら、Alphaライクに
ALU +ALU/AGU + ALU + ALU/AGU
で2 Loadだとみた。

437 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/17(火) 19:51:33 ID:xvZTyT3r0

個人的には2-issue OOOっていうバランスは既にBobcatでは確定しているわけだが、
2011年時点の電力性能比的にはけっこうおいしいゾーンだとおもっているのだが。

438 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/17(火) 20:21:32 ID:xvZTyT3r0

http://www.ospn.jp/osc2009-shimane/amd.pdf
ここのスライドの14 pageにInterlagos 16 coreまでのパフォーマンス予測が書いてある。
これによれば整数スループット性能は
Istanbul 6 coreが約17で
Interlagos 16 coreが約33であり
Istanbul vs Interlagosでは2倍弱であることがわかる。
(Magny CoursはMCMに押し込んだだけの設計のため、単純にクロックが低いとみえる。)

IstanbulとInterlagosが便宜上ほぼ同クロックであると想定して考えると、整数理論演算能力としては、
Istanbul = 3 ALU x 6 core = 18 ALU
Interlagos 2 ALU説　= ( 2 ALU x 16 core ) = 32 ALU
Interlagos 4 ALU説　= ( 4 ALU x 16 core ) = 64 ALU

であり、2 ALU説ではInterlagosはIstanbulの2倍弱であるからALUの稼働率比としては、IstanbulとInterlagosでほぼ同レベルで、
わずかにInterlagosがよいという程度。
しかし、4 ALU説ではIstanbul比でで50〜60%程度のALUの稼働率であり、せっかくクラスタ化してフロントエンドを共有しても
従来よりも遊んでいる場合が多く、非効率であるという解釈になってしまう。
また、AMDのいう+50%の投資で、+80%のスループットという発言ともかけ離れていて整合性がとれない。

439 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/17(火) 21:01:18 ID:xvZTyT3r0

>>431
BulldozerのFPUは、L1を介さずに、L2と直接データのやりとりをするという説を唱える人もいますよ。
つまりブロック図では隠された独自ユニットからアクセスしているのかもしれないのだ。
BulldozerのFPクラスタのターゲットプログラムがよりメモリインテンシヴならばそっちの方がよいかもしれない。
積和に力をいれているならありそう。

440 ：,,・´∀｀・,,）っ-○○○：2009/11/18(水) 01:22:50 ID:GoxzWJsL0

ないない

排他キャッシュだと死ぬる。
それともInclusiveにするのか？

441 ：名称未設定：2009/11/18(水) 18:52:34 ID:EopSiN2r0

信頼度低めの日本語訳
ttp://www.heise.de/newsticker/meldung/SC09-Intel-demonstriert-Larrabee-mit-ueber-1-Teraflops-862305.html
SC09でシングルカードのLarrabeeがSGEMMで1TFoverというデモが行われた。現行最速のTesla C1060は320GF。
1TFのデモは試作品のOCによって行われた。(多分2006年の80コアと同じ手法)
OCしない場合は理論性能712GFでSGEMMは417GF？

堅固な情報統制の行われていたLarrabeeだが、「遅延は無かった(by ラトナー)」。
GPGPUはCPUとのデータのやり取りがボトルネック。
IntelはQPIでCPUとLarrabeeを直結しメモリ空間を共有(M-Y-O)するモデルを出す。

Nehalem-EX 'も' 2010年前半に出す。HPC向けに6コアの高クロック版を出す。

442 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/18(水) 20:52:42 ID:Jlv2m8O/0

>>440
基本的にはおれもそんなに信じているわけじゃないが、
Bobcatをみてもそうだが、BulldozerやBobcatは従来のK7以降のAMD x86の伝統を踏襲しない可能性も高いだろ。

443 ：,,・´∀｀・,,）っ-○○○：2009/11/18(水) 22:10:05 ID:GoxzWJsL0

実はInclusiveでも面倒なことに変わりない

同じキャッシュラインを整数パイプと浮動小数パイプで読み書きやってたとしてみ？
キャッシュラインのinvalidateしまくって性能でない。

444 ：,,・´∀｀・,,）っ-○○○：2009/11/18(水) 22:18:12 ID:GoxzWJsL0

もしやるとしてnon-temporal load/store専用だな。
write-allocateな命令をダイレクトにL2にストアやろうってのはいろいろ不都合が生じる。
L1キャッシュが破綻する。

445 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/18(水) 22:36:02 ID:Jlv2m8O/0

団子先生の脳内シミュの正当性はともかく、FPはL2から直接読むアーキテクチャが実際めずらしくもないけどね。

446 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/18(水) 22:40:43 ID:Jlv2m8O/0

これ以上の議論はアーキテクチャを語るスレッドや技術談義を楽しむという目的のスレッドではないので、
自作板にたくさんある同種の談義スレでやってほしいな。
議論のための議論になってしまって、真実に近づいている感じしないもん。

447 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/18(水) 22:45:10 ID:Jlv2m8O/0

>>445
という書き込みをどっかで最近みたとおもったら例によって安藤氏のサイトだったか。
まあ、あのブロック図をみてL2に直接つながっていると判断するのは飛躍しすぎであるが。

448 ：,,・´∀｀・,,）っ-○○○：2009/11/18(水) 22:46:07 ID:GoxzWJsL0

>>445
x86じゃないだろそれ。

スカラでストアしたデータをSIMDデータとして読み出したりその逆をやったりってコードはアホみたいにある。
軒並み性能的に死ぬる

449 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/18(水) 22:51:29 ID:Jlv2m8O/0

まあおれも実際問題L2ダイレクト説はあまり賛同してないからいいんだが。
それはそうと、個人的にはBobcatが実はいちばん自作的には流行しそうだと思っているのだが、
自作板では評価イマイチなんだね。

450 ：名称未設定：2009/11/18(水) 23:03:48 ID:EopSiN2r0

そらそうだ
Atomに勝てそうな気配がねえもん

451 ：OOO-⊂(´∀｀旦⊂☆諫碕：2009/11/18(水) 23:07:52 ID:Jlv2m8O/0

AtomはMIDやらスマートフォンやらがあくまでもIntelの眼中だから
コアを拡張して性能をあげようという話は少なくとも現段階のロードマップではでていない。
コスト面でULV Core、性能面でAtomに勝るなら、PC市場ではIntelの手薄なところに上手くはまると思う。
32nm, 2-issue OOOがそこそこのクロックでまわれば大抵のPCの用途には事足りるしな。
つーか、一番Bulldozerが微妙だろ今回のは。

452 ：名称未設定：2009/11/18(水) 23:27:06 ID:EopSiN2r0

この辺から割かれるリソース(やる気)の少なさを感じている。今でもIntelは派生品へきっちりリソースつぎ込んで設計してるし。
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20091112_328392.html
>　BobcatもBulldozerと同じく2011年に登場する予定だ。
>最初の製品はOntarioでノートPC向けとなる。
>また、Bobcatはカスタム回路を使わずに、再利用しやすいように高レベル言語で書かれている。
>そのため、バリエーションが多数登場することが予想される。

つーか、もともとBobcat自体2009年だかに登場する予定だったのがBulldozerが遅れて、そっちにリソースを回す形で遅延しているわけで。。。
AMDの中でもプライオリティも垣間見える。

んで、かなり悲観的に見積もっても2011年にはIntelは最低限の地歩を固めている(AtomのR&DをAtom自身の売り上げから捻出することが出来る)だろ。
AMDはそういう手ごわい先行者を追撃する体制に無いと考える。

453 ：名称未設定：2009/11/18(水) 23:27:54 ID:EopSiN2r0

×AMDの中でも
○AMDの中での